CPLD MAX II: lógica de interconexión (glue logic) de encendido instantáneo y bajo consumo
El Altera EPM570T144A5N es un CPLD de la familia MAX® II con 570 elementos lógicos y 440 macrocélulas en un encapsulado 144-LQFP. El retardo de propagación de 5,4 ns (tpd1) es lo bastante rápido para decodificación de direcciones, puenteo de buses (bus bridging) y lógica de control en sistemas que no toleran la latencia de arranque de una FPGA. La arquitectura MAX II usa una estructura de tabla de consulta (LUT) con configuración flash no volátil, de modo que se enciende lista para manejar I/O en microsegundos: no se necesita memoria de configuración externa.
tpd de 5,4 ns: margen de temporización para rutas combinacionales
El retardo máximo de pin a pin de 5,4 ns (tpd1) fija el piso de velocidad para la lógica registrada y combinacional.