440 ô macro ở mức 5,4 ns — định cỡ vừa đủ cho logic kết nối (glue logic)
EPM570T144C4N của Intel là CPLD MAX® II với 440 ô macro và thời gian trễ lan truyền tối đa 5,4 ns (tpd(1)). Con số trễ này có nghĩa là các quyết định logic tổ hợp lan truyền từ chân này sang chân khác trong chưa đầy 6 ns — đủ nhanh để giải mã đường địa chỉ, tạo tín hiệu chọn chip hoặc chốt dữ liệu mà không phát sinh chu kỳ chờ (wait state) trên bus 100 MHz. Với 116 chân I/O trong vỏ 144-LQFP (thân 20x20 mm), linh kiện này thay thế cả một bo mạch đầy logic dòng 74 hoặc một vài PAL cỡ nhỏ hơn. 570 phần tử logic hỗ trợ số lượng ô macro nói trên, cho bạn tài nguyên để tiếp nhận vài máy trạng thái bên cạnh phần logic giải mã.
Nguồn hai mức điện áp và vận hành khởi động tức thì
Các ngân hàng I/O có thể cấu hình để khớp với điện áp của logic đang kết nối — không cần bộ chuyển mức (level translator) cho giao diện flash 3,3 V hoặc SRAM 1,8 V. Là một CPLD, linh kiện không bay hơi (non-volatile) và khởi động tức thì: cấu hình được lưu trong các ô flash trên chip, nhờ đó các chân I/O đạt trạng thái đã lập trình chỉ trong vài micro giây sau khi nguồn đạt ngưỡng VCC. Không cần bộ nhớ cấu hình ngoài, không cần thời gian khởi động — linh kiện sẵn sàng trước khi đường reset của bộ xử lý gắn kèm nhả (de-assert).
Đang sản xuất — tư thế cung ứng
Linh kiện cũng có sẵn dạng đóng khay (tray) như đã liệt kê.