440 มาโครเซลล์ที่ 5.4 ns — เลือกขนาดให้พอดีกับลอจิกเชื่อมประสาน (glue logic)
EPM570T144C4N ของ Intel คือ CPLD MAX® II ที่มี 440 มาโครเซลล์ และหน่วงการแพร่กระจายสูงสุด 5.4 ns (tpd(1)) ค่าหน่วงดังกล่าวหมายถึงการตัดสินใจเชิงคอมบิเนชันลอจิกแพร่จากพินหนึ่งไปอีกพินภายในเวลาไม่ถึง 6 ns — เร็วพอที่จะถอดรหัสสายแอดเดรส สร้างสัญญาณ chip select หรือแลตช์ข้อมูลโดยไม่ต้องเพิ่ม wait state บนบัส 100 MHz ด้วยพิน I/O 116 ขาในแพ็กเกจ 144-LQFP (ตัวถัง 20x20 mm) ชิ้นส่วนนี้แทนที่ลอจิกซีรีส์ 74 ทั้งแผงหรือ PAL ขนาดเล็กกว่าหลายตัว 570 อีลีเมนต์ลอจิกหนุนจำนวนมาโครเซลล์ดังกล่าว ให้ทรัพยากรเพียงพอรองรับ state machine สองสามตัวเคียงข้างลอจิกถอดรหัส
แหล่งจ่ายสองแรงดันและการทำงานแบบติดตั้งแล้วพร้อมใช้ทันที
แบงก์ I/O สามารถตั้งค่าให้ตรงกับแรงดันของลอจิกที่เชื่อมต่อ — ไม่ต้องใช้ level translator สำหรับอินเทอร์เฟซแฟลช 3.3 V หรือ SRAM 1.8 V ในฐานะ CPLD อุปกรณ์นี้เป็นแบบไม่ลบเลือน (non-volatile) และพร้อมใช้ทันที: คอนฟิกูเรชันถูกเก็บในเซลล์แฟลชบนชิป ดังนั้นพิน I/O จะเข้าสู่สถานะที่โปรแกรมไว้ภายในไม่กี่ไมโครวินาทีหลังจากไฟถึงเกณฑ์ VCC ไม่ต้องใช้หน่วยความจำคอนฟิกูเรชันภายนอก ไม่มีเวลาบูต — อุปกรณ์พร้อมก่อนที่สายรีเซ็ตของโปรเซสเซอร์ที่เชื่อมต่อจะปลด (de-assert)
กำลังผลิตจริง — ท่าทีการจัดหา
ชิ้นส่วนยังมีจำหน่ายแบบบรรจุถาด (tray) ตามที่ระบุ