440 макроячеек при 5,4 ns — правильный объём связующей логики (glue logic)
Intel EPM570T144C4N — это CPLD MAX® II с 440 макроячейками и максимальной задержкой распространения 5,4 ns (tpd(1)). Такая задержка означает, что комбинаторные решения проходят от вывода к выводу быстрее чем за 6 ns — достаточно быстро, чтобы декодировать линии адреса, формировать сигналы выбора кристалла (chip select) или фиксировать данные без добавления такта ожидания (wait state) на шине 100 MHz. При 116 линиях I/O в корпусе 144-LQFP (корпус 20x20 mm) эта микросхема заменяет целую плату логики серии 74 или несколько PAL меньшего объёма. 570 логических элементов подкрепляют число макроячеек, давая ресурс для нескольких конечных автоматов наряду с логикой декодирования.
Питание двумя напряжениями и мгновенный запуск
Банки I/O настраиваются под напряжение подключённой логики — преобразователь уровней не нужен ни для интерфейса флеш-памяти 3,3 В, ни для SRAM 1,8 В. Будучи CPLD, микросхема энергонезависима и запускается мгновенно: конфигурация хранится во встроенных ячейках флеш, поэтому выводы I/O принимают запрограммированное состояние в течение нескольких микросекунд после достижения питанием порога VCC. Никакой внешней памяти конфигурации, никакого времени загрузки — микросхема готова раньше, чем снимется сигнал сброса подключённого процессора.
Активное производство — статус поставки
Микросхема также поставляется в лотковой упаковке (tray), как указано.