Dengan 440 sel makro dan 570 elemen logika, komponen ini berada di atas deretan sejawat MAX 7000 128 sel makro (EPM7128BFC256-7, EPM7128ALC84-6, EPM7128BUC169-4) sambil tetap muat dalam TQFP 100 pin. tpd 5,4 ns memberikan anggaran timing yang lebih ketat daripada 7,5 ns milik EPM7128BFC256-7 — yang penting ketika CPLD berada di antara bus prosesor cepat dan banyak periferal. Jika desain Anda membutuhkan lebih dari 76 I/O atau fabrik logika yang lebih luas, keluarga MAX II yang sama menawarkan kemasan kepadatan lebih tinggi; jika hanya butuh lebih sedikit, komponen 128 sel makro menghemat luas papan.
Pemrograman dan alur desain
Perangkat diprogram dalam sistem melalui antarmuka JTAG, didukung oleh perangkat lunak Quartus II dari Altera. Keluarga MAX II menggunakan konfigurasi berbasis flash yang mempertahankan image logika saat daya dihidupkan tanpa memori konfigurasi eksternal. Bagi teknisi rework atau perbaikan papan, 100-TQFP (14x14 mm) adalah kemasan fine-pitch standar yang dapat di-reflow dengan profil bebas timbal yang umum; simpan gulungan dalam lemari kering sesuai label sensitivitas kelembapan.
