440 macrocélulas a 5,4 ns — el tamaño justo para la lógica de interconexión (glue logic)
El Intel EPM570T144C4N es un CPLD MAX® II con 440 macrocélulas y un retardo de propagación máximo de 5,4 ns (tpd(1)). Ese valor de retardo significa que las decisiones de lógica combinacional se propagan de pin a pin en menos de 6 ns — lo bastante rápido para decodificar líneas de dirección, generar señales de selección de chip (chip select) o capturar datos sin añadir un ciclo de espera (wait state) en un bus de 100 MHz. Con 116 I/O en un encapsulado 144-LQFP (cuerpo de 20x20 mm), esta pieza sustituye a una placa llena de lógica de la serie 74 o a un puñado de PAL más pequeños. Los 570 elementos lógicos respaldan el número de macrocélulas y ofrecen el tejido necesario para absorber unas pocas máquinas de estado junto con la lógica de decodificación.
Alimentación de doble voltaje y funcionamiento instantáneo
Las bancadas de I/O pueden configurarse para que coincidan con el voltaje de la lógica conectada — no se necesita un traductor de niveles para una interfaz de flash de 3,3 V o de SRAM de 1,8 V. Al ser un CPLD, es no volátil y de arranque instantáneo: la configuración se almacena en celdas flash del propio chip, de modo que los pines de I/O asumen su estado programado en cuestión de microsegundos desde que la alimentación alcanza el umbral de VCC. Sin memoria de configuración externa, sin tiempo de arranque: la pieza está lista antes de que la línea de reset del procesador conectado se desactive.
Producción activa — posición de suministro
La pieza también está disponible en embalaje de bandeja (tray) según lo indicado.